電子工程師筆試/面試題目集合分類 模電數電部分

模擬電路

1、基爾霍夫定理的內容是什么?(仕蘭微電子)

2、平板電容公式(C=εS/4πkd)。(未知)

3、最基本的如三極管曲線特性。(未知)

4、描述反饋電路的概念，列舉他們的應用。(仕蘭微電子)

5、負反饋種類(電壓并聯反饋，電流串聯反饋，電壓串聯反饋和電流并聯反饋);負反饋饋 的優點(降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調節作用)(未知)

6、放大電路的頻率補償的目的是什么，有哪些方法?(仕蘭微電子)

7、頻率響應，如：怎么才算是穩定的，如何改變頻響曲線的幾個方法。(未知)

8、給出一個查分運放，如何相位補償，并畫補償后的波特圖。(凹凸)

9、基本放大電路種類(電壓放大器，電流放大器，互導放大器和互阻放大器)，優缺

點，特別是廣泛采用差分結構的原因。(未知)

10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。(未知)

11、畫差放的兩個輸入管。(凹凸)

12、畫出由運放構成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的運放電路。(仕蘭微電子)

13、用運算放大器組成一個10倍的放大器。(未知)

14、給出一個簡單電路，讓你分析輸出電壓的特性(就是個積分電路)，并求輸出端某點的 rise/fall時間。(Infineon筆試試題)

15、電阻R和電容C串聯，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電

壓，要求繪制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾

波器。當RC<16、有源濾波器和無源濾波器的原理及區別?(新太硬件)< p="">

17、有一時域信號S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當其通過低通、帶通、高通濾波器后的信號表示方式。(未知)

18、選擇電阻時要考慮什么?(東信筆試題)

19、在CMOS電路中，要有一個單管作為開關管精確傳遞模擬低電平，這個單管你會用p管還是N管，為什么?(仕蘭微電子)

20、給出多個mos管組成的電路求5個點的電壓。(Infineon筆試試題)

21、電壓源、電流源是集成電路中經常用到的模塊，請畫出你知道的線路結構，簡單描述其優缺點。(仕蘭微電子)

22、畫電流偏置的產生電路，并解釋。(凹凸)

23、史密斯特電路,求回差電壓。(華為面試題)

24、晶體振蕩器,好像是給出振蕩頻率讓你求周期(應該是單片機的,12分之一周期....) (華為面試題)

25、LC正弦波振蕩器有哪幾種三點式振蕩電路，分別畫出其原理圖。(仕蘭微電子)

26、VCO是什么,什么參數(壓控振蕩器?) (華為面試題)

27、鎖相環有哪幾部分組成?(仕蘭微電子)

28、鎖相環電路組成，振蕩器(比如用D觸發器如何搭)。(未知)

29、求鎖相環的輸出頻率，給了一個鎖相環的結構圖。(未知)

30、如果公司做高頻電子的，可能還要RF知識，調頻，鑒頻鑒相之類，不一一列舉。(未知)

31、一電源和一段傳輸線相連(長度為L,傳輸時間為T)，畫出終端處波形，考慮傳輸線無損耗。給出電源電壓波形圖，要求繪制終端波形圖。(未知)

32、微波電路的匹配電阻。(未知)

33、DAC和ADC的實現各有哪些方法?(仕蘭微電子)

34、A/D電路組成、工作原理。(未知)

35、實際工作所需要的一些技術知識(面試容易問到)。如電路的低功耗，穩定，高速如何

做到，調運放，布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問，肯定會問得很細(所以別把什么都寫上，精通之類的詞也別用太多了)，這個東西各個人就不一樣了，不好說什么了。(未知)

_______________________________________________________________________

數字電路

1、同步電路和異步電路的區別是什么?(仕蘭微電子)

2、什么是同步邏輯和異步邏輯?(漢王筆試)

同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系。

3、什么是"線與"邏輯，要實現它，在硬件特性上有什么具體要求?(漢王筆試)

線與邏輯是兩個輸出信號相連可以實現與的功能。在硬件上，要用oc門來實現，由于不用oc門可能使灌電流過大，而燒壞邏輯門。 同時在輸出端口應加一個上拉電阻。

4、什么是Setup 和Holdup時間?(漢王筆試)

5、setup和holdup時間,區別.(南山之橋)

6、解釋setup time和hold time的定義和在時鐘信號延遲時的變化。(未知)

7、解釋setup和hold time violation，畫圖說明，并說明解決辦法。(威盛VIA2003.11.06 上海筆試試題)

Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發器的時鐘信號上升沿到來以前，數據穩定不變的時間。輸入信號應提前時鐘上升沿(如上升沿有效)T時間到達芯片，這個T就是建立時間-Setup time.如不滿足setup time,這個數據就不能被這一時鐘打入觸發器，只有在下一個時鐘上升沿，數據才能被打入觸發器。保持時間是指觸發器的時鐘信號上升沿到來以后，數據穩定不變的時間。如果hold time不夠，數據同樣不能被打入觸發器。建立時間(Setup Time)和保持時間(Hold time)。建立時間是指在時鐘邊沿前，數據信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數據信號需要保持不變的時間。如果不滿足建立和保持時間的話，那么DFF將不能正確地采樣到數據，將會出現

metastability的情況。如果數據信號在時鐘沿觸發前后持續的時間均超過建立和保持時間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。

8、說說對數字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險怎樣消除。(仕蘭微電子)

9、什么是競爭與冒險現象?怎樣判斷?如何消除?(漢王筆試)

在組合邏輯中，由于門的輸入信號通路中經過了不同的延時，導致到達該門的時間不一致叫競爭。產生毛刺叫冒險。如果布爾式中有相反的信號則可能產生競爭和冒險現象。解決

方法：一是添加布爾式的消去項，二是在芯片外部加電容。

10、你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?(漢王筆試)

常用邏輯電平：12V，5V，3.3V;TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接CMOS需要在輸出端口加一上拉電阻接到5V或者12V。

11、如何解決亞穩態。(飛利浦-大唐筆試)

亞穩態是指觸發器無法在某個規定時間段內達到一個可確認的狀態。當一個觸發器進入亞穩態時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩定在某個正確的電平

上。在這個穩定期間，觸發器輸出一些中間級電平，或者可能處于振蕩狀態，并且這種無

用的輸出電平可以沿信號通道上的各個觸發器級聯式傳播下去。

12、IC設計中同步復位與 異步復位的區別。(南山之橋)

13、MOORE 與 MEELEY狀態機的特征。(南山之橋)

14、多時域設計中,如何處理信號跨時域。(南山之橋)

15、給了reg的setup,hold時間，求中間組合邏輯的delay范圍。(飛利浦-大唐筆試)

Delay < period - setup hold

16、時鐘周期為T,觸發器D1的建立時間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問，觸發器D2的建立時間T3和保持時間應滿足什么條件。(華為)

17、給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時鐘的因素，同時給出表達式。(威盛VIA 2003.11.06 上海筆試試題)

18、說說靜態、動態時序模擬的優缺點。(威盛VIA 2003.11.06 上海筆試試題)

19、一個四級的Mux,其中第二級信號為關鍵信號 如何改善timing。(威盛VIA 2003.11.06 上海筆試試題)

20、給出一個門級的圖，又給了各個門的傳輸延時，問關鍵路徑是什么，還問給出輸入，使得輸出依賴于關鍵路徑。(未知)

21、邏輯方面數字電路的卡諾圖化簡，時序(同步異步差異)，觸發器有幾種(區別，優點)，全加器等等。(未知)

22、卡諾圖寫出邏輯表達使。(威盛VIA 2003.11.06 上海筆試試題)

23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。(威盛)

24、please show the CMOS inverter schmatic,layout and its cross sectionwith p-well process.plot its transfer curve (Vout-Vin) And also explain the operation region of pMOS and NMOS for each segment of the transfer curve? (威盛筆試題circuit design-beijing-03.11.09)

25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of pMOS and NMOS and explain?

26、為什么一個標準的倒相器中p管的寬長比要比N管的寬長比大?(仕蘭微電子)

27、用mos管搭出一個二輸入與非門。(揚智電子筆試)

28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。(威盛筆試題circuit design-beijing-03.11.09)

29、畫出NOT,NAND,NOR的符號，真值表，還有transistor level的電路。(Infineon筆試)

30、畫出CMOS的圖，畫出tow-to-one mux gate。(威盛VIA 2003.11.06 上海筆試試題)

31、用一個二選一mux和一個inv實現異或。(飛利浦-大唐筆試)

32、畫出Y=A*B+C的cmos電路圖。(科廣試題)

33、用邏輯們和cmos電路實現ab+cd。(飛利浦-大唐筆試)

34、畫出CMOS電路的晶體管級電路圖，實現Y=A*B+C(D+E)。(仕蘭微電子)

35、利用4選1實現F(x,y,z)=xz+yz。(未知)

36、給一個表達式f=xxxx+xxxx+xxxxx+xxxx用最少數量的與非門實現(實際上就是化簡)。

37、給出一個簡單的由多個NOT,NAND,NOR組成的原理圖，根據輸入波形畫出各點波形。

【電子工程師筆試/面試題目分類 模電數電部分】相關文章：

模電課程設計心得03-05

模電實驗心得體會03-29

面試時的筆試題目07-11

模電課程設計心得5篇03-06

模電課程設計心得(5篇)03-06

數電課程設計心得06-17

模電課程設計心得集合5篇06-08

模電課程設計心得體會03-30

模電實驗心得體會6篇04-02

諾基亞 筆試的 題目07-12